寄存器内存也称缓冲器内存，是一种在动态随机存取存储器模块与系统内存控制器之间有硬件暂存器的内存模块。这可以减少内存控制器上的电气负载，使用多个内存模块的单个系统将会更加稳定。为了区分，传统内存通常称之为无缓冲内存或非寄存器内存。当制造为DIMM时，寄存器内存模块称之为RDIMM, 非寄存器内存称之为UDIMM。
总线竞争也称总线争用，是计算机系统结构中总线的不良状态——总线上的多个设备同时尝试在总线上放置值。大多数总线架构要求其设备遵循精心设计的仲裁协议，以使竞争的可能性可以忽略不计。但是，当总线上的设备有逻辑错误、制造缺陷或超出其设计速度运行时，仲裁可能会故障，从而导致竞争。在具有可编程存储器映射输入输出的系统上控制映射的硬件暂存器被写入非法值后，也可能发生竞争。
总线竞争也称总线争用，是计算机系统结构中总线的不良状态——总线上的多个设备同时尝试在总线上放置值。大多数总线架构要求其设备遵循精心设计的仲裁协议，以使竞争的可能性可以忽略不计。但是，当总线上的设备有逻辑错误、制造缺陷或超出其设计速度运行时，仲裁可能会故障，从而导致竞争。在具有可编程存储器映射输入输出的系统上控制映射的硬件暂存器被写入非法值后，也可能发生竞争。
在集成电路设计中，利用宏单元阵列是特殊应用积体电路的全定制设计途径之一。宏单元是由相对逻辑门抽象级别更高的触发器、算术逻辑单元、硬件暂存器等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。现场可编程逻辑门阵列的可以由宏单元构成。
在集成电路设计中，利用宏单元阵列是特殊应用积体电路的全定制设计途径之一。宏单元是由相对逻辑门抽象级别更高的触发器、算术逻辑单元、硬件暂存器等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。现场可编程逻辑门阵列的可以由宏单元构成。
Mini wiki
