事务级建模方法 编辑
TLM是一种高级的数字系统模型化方法，它将模型间的通信细节与函数单元或通信架构的细节分离开来。通信机制被建模成信道，并且以SystemC接口类的形式向模块呈现。事务请求一般在调用这些信道模型的接口函数时发生，而接口函数封装了信息交换的底层细节。在事务层面上，TLM更强调数据传输的功能本身——数据的内容和传输的起止点，并尽可能少涉及具体实现。这种方法使得系统级设计者测试不同的总线架构更加方便，通过这些公共接口进行模块间交互，无需对模块重新编码。
5
图片 0 图片
评论 0 评论
匿名用户 · [[ show_time(comment.timestamp) ]]
[[ nltobr(comment.content) ]]
相关
SystemVerilog是一种在现代积体电路的集成电路设计流程中，由Verilog发展而来的硬件描述语言、硬件验证语言统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务级建模方法而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。