SystemVerilog 编辑
SystemVerilog是一种在现代积体电路的集成电路设计流程中，由Verilog发展而来的硬件描述语言、硬件验证语言统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务级建模方法而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。
7
图片 0 图片
评论 0 评论
匿名用户 · [[ show_time(comment.timestamp) ]]
[[ nltobr(comment.content) ]]
相关
SystemVerilog DPI，全称SystemVerilog直接编程接口 是SystemVerilog与其他外来编程语言的接口。能够使用的语言包括C语言、C++、SystemC等。直接编程接口由两个层次构成:SystemVerilog层和外来语言层。两个层次相互分离。对于SystemVerilog方面，另一边使用的编程语言是透明的，但它并不关注这一点。SystemVerilog和外来语言的编译器各自并不需要分析另一种语言的代码。由于不触及SystemVerilog层，因此支持使用不同的语言。不过，目前SystemVerilog仅为C语言定义了外来语言层。
OpenVera是一种硬件验证语言，它由新思科技研发和运营。该语言主要用于创建硬件系统的测试平台。OpenVera是作为电气电子工程师学会 1800标准的SystemVerilog的一个基础部分，许多从事半导体集成电路设计、系统级设计、IP核设计以及电子设计自动化的人员都受益于此。
Icarus Verilog是Verilog硬件描述语言的实现工具之一。它支持Verilog对应的的电气电子工程师学会 1995、IEEE 2001和IEEE 2005三个不同的版本，并对SystemVerilog的部分内容提供支持。
通用验证方法学是一个以SystemVerilog类库为主体的测试平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。它是第一个由电子设计自动化领域三巨头联合支持的验证方法学，其最新版本为1.2版。
通用验证方法学是一个以SystemVerilog类库为主体的测试平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。它是第一个由电子设计自动化领域三巨头联合支持的验证方法学，其最新版本为1.2版。