可测试性设计 编辑
可测试性设计是一种集成电路设计技术。它是一种将特殊结构在设计阶段植入电路的方法，以便生产完成后进行测试，确保检测过后的电子元件没有功能或制造上的缺陷。
5
图片 0 图片
评论 0 评论
匿名用户 · [[ show_time(comment.timestamp) ]]
[[ nltobr(comment.content) ]]
相关
扫描链是可测试性设计的一种实现技术。它通过植入移位寄存器，使得测试人员可以从外部控制和观测电路内部触发器的信号值。
错误涵盖率也称为故障覆盖率，是指在一工程系统中，某种故障可以被侦测到的百分比。工厂的生产测试会希望有高错误涵盖率的结果，像可测试性设计及自动测试图样产生等技术的目的也是为了提高错误涵盖率。
错误涵盖率也称为故障覆盖率，是指在一工程系统中，某种故障可以被侦测到的百分比。工厂的生产测试会希望有高错误涵盖率的结果，像可测试性设计及自动测试图样产生等技术的目的也是为了提高错误涵盖率。
内建自我测试也称为内建测试，是一种让设备可以自我检测的机制，也是可测试性设计的一种实现技术。工程师会为了符合以下需求，在设计时加入内建自测试：