Mini wiki
时序收敛
编辑
时序收敛是
现场可编程逻辑门阵列
、
特殊应用积体电路
等
集成电路设计
过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。为了完成上述过程,工程师常常需要在电子设计自动化工具辅助下工作。“时序收敛”一词有时也用于表达这些要求最终被满足的状态。
2