算术逻辑单元 编辑
算术逻辑单元是一种可对二进制整数执行算术或位操作的组合逻辑电路数字电路。ALU 与浮点运算器不同，后者仅对浮点运算器进行操作。ALU 是许多类型的计算电路的基本部件，这些计算电路包括计算机的中央处理器、浮点运算器和图形处理器。单个CPU、FPU 或 GPU 可能包含多个 ALU。
1
相关
数据通路是执行单元的集合，例如执行数据处理操作的算术逻辑单元、乘法器、寄存器和总线。它与控制单元一起组成中央处理器。通过使用数据选择器连接多于一个的数据通路，可以创建更大的数据通路。
uncore一词，是英特尔用来描述CPU中，功能上为非处理器核心所负担，但是对处理器效能的发挥和维持有必不可少的作用的组成部分。处理器核心包含的处理器组件都涉及处理器指令的执行，包括算术逻辑单元、浮点运算单元、快取、二级快取。Uncore的功能包括QPI控制器、三级快取、高速PCI Express控制器、直接媒体界面控制器、内存控制器，以及QPI控制器。至于其余的I/O总线控制器，像是USB、LPC等，则属于PCH芯片组。
载入-储存架构是计算机工程中一种指令集架构，将指令分为二类：一类是电脑内存存取，另一类是算术逻辑单元处理，只处理寄存器中的资料，结果也存入寄存器。
在中央处理器中，累加器 是一种寄存器，用来储存计算产生的中间结果。如果没有像累加器这样的寄存器，那么在每次计算 后就必须要把结果写回到 内存，也许马上就得读回来。然而存取主存的速度是比从算术逻辑单元到有直接路径的累加器存取更慢。
数据通路是执行单元的集合，例如执行数据处理操作的算术逻辑单元、乘法器、寄存器和总线。它与控制单元一起组成中央处理器。通过使用数据选择器连接多于一个的数据通路，可以创建更大的数据通路。
在集成电路设计中，利用宏单元阵列是特殊应用积体电路的全定制设计途径之一。宏单元是由相对逻辑门抽象级别更高的触发器、算术逻辑单元、硬件暂存器等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。现场可编程逻辑门阵列的可以由宏单元构成。
在集成电路设计中，利用宏单元阵列是特殊应用积体电路的全定制设计途径之一。宏单元是由相对逻辑门抽象级别更高的触发器、算术逻辑单元、硬件暂存器等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。现场可编程逻辑门阵列的可以由宏单元构成。
在电子学中，加法器是一种用于执行加法运算的数字电路部件，是构成电子计算机核心微处理器中算术逻辑单元的基础。在这些电子系统中，加法器主要负责计算地址、索引等数据。除此之外，加法器也是其他一些硬件，例如二进制数的乘法器的重要组成部分。
载入-储存架构是计算机工程中一种指令集架构，将指令分为二类：一类是电脑内存存取，另一类是算术逻辑单元处理，只处理寄存器中的资料，结果也存入寄存器。
在电子学中，加法器是一种用于执行加法运算的数字电路部件，是构成电子计算机核心微处理器中算术逻辑单元的基础。在这些电子系统中，加法器主要负责计算地址、索引等数据。除此之外，加法器也是其他一些硬件，例如二进制数的乘法器的重要组成部分。