功能验证 编辑
功能验证，是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台，通过指定测试向量来检验被测模块在各种输入情况下，检验对应的输出是符合要求。但是，在更大型集成电路设计项目中，该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中，硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势，它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式，功能验证还可以通过形式等效性检查、断言等方式来进行，达到更高的功能覆盖率。
6
图片 0 图片
评论 0 评论
匿名用户 · [[ show_time(comment.timestamp) ]]
[[ nltobr(comment.content) ]]
相关
在电子学中，硬件描述语言是用来描述电子电路功能、行为的语言，可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展，硬件描述语言可以被这些工具识别，并自动转换到逻辑门级网表，使得硬件描述语言可以被用来进行集成电路设计，并能通过逻辑仿真的形式功能验证电路功能。设计完成后，可以使用逻辑综合工具生成低抽象级别的网表。
Intel Quartus Prime是一种可程式逻辑装置电子设计自动化开发软件。原本是Altera公司推出的Altera Quartus Prime，与更早之前的Altera Quartus II。
它可以识别电路的Verilog或VHDL高级硬件描述语言表述，或读取指定格式的线路图；进而完成逻辑仿真、功能验证、逻辑综合等任务，对器件的进行编程，即将设计项目转换到实际的硬件。该软件提供了数字电路的可视化设计以及向量波形的电子电路仿真等功能。
SystemVerilog是一种在现代积体电路的集成电路设计流程中，由Verilog发展而来的硬件描述语言、硬件验证语言统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务级建模方法而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。
高级验证，或称系统级验证，是指在高抽象级别对所设计的电路系统进行验证的任务。高级验证主要是检验高抽象级别的模型设计是否代表了实际的硬件电路。高级验证与高级综合的关系，正类似功能验证和逻辑综合的关系。
Intel Quartus Prime是一种可程式逻辑装置电子设计自动化开发软件。原本是Altera公司推出的Altera Quartus Prime，与更早之前的Altera Quartus II。
它可以识别电路的Verilog或VHDL高级硬件描述语言表述，或读取指定格式的线路图；进而完成逻辑仿真、功能验证、逻辑综合等任务，对器件的进行编程，即将设计项目转换到实际的硬件。该软件提供了数字电路的可视化设计以及向量波形的电子电路仿真等功能。
电子设计自动化是指利用计算机辅助设计软件，来完成超大规模集成电路芯片的集成电路设计、逻辑综合、功能验证、物理设计等流程的设计方式。
通用验证方法学是一个以SystemVerilog类库为主体的测试平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。它是第一个由电子设计自动化领域三巨头联合支持的验证方法学，其最新版本为1.2版。
硬件验证语言是一种用硬件描述语言编写、用于电子电路设计功能验证的编程语言。硬件验证语言通常具有类似C++或Java这样高级语言的特点，同时又提供硬件描述语言那样的位运算功能。许多硬件验证语言能够生成带约束的随机激励，并提供了功能覆盖结构，来辅助设计人员进行复杂的硬件验证。
电子设计自动化是指利用计算机辅助设计软件，来完成超大规模集成电路芯片的集成电路设计、逻辑综合、功能验证、物理设计等流程的设计方式。
通用验证方法学是一个以SystemVerilog类库为主体的测试平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。它是第一个由电子设计自动化领域三巨头联合支持的验证方法学，其最新版本为1.2版。