Verilog是一种用于描述、设计电子学的硬件描述语言，主要用于在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会的1364号标准。
ModelSim 是明导国际提供的多语言 HDL 仿真环境，用于仿真诸如VHDL。Verilog和SystemC之类的硬件描述语言，并包含一个内置的 C 调试器。ModelSim可以单独使用，也可以与Altera Quartus、Xilinx ISE或Xilinx Vivado等软件结合使用。仿真的执行可以使用图形用户界面或自动脚本。
Icarus Verilog是Verilog硬件描述语言的实现工具之一。它支持Verilog对应的的电气电子工程师学会 1995、IEEE 2001和IEEE 2005三个不同的版本，并对SystemVerilog的部分内容提供支持。
SystemVerilog是一种在现代积体电路的集成电路设计流程中，由Verilog发展而来的硬件描述语言、硬件验证语言统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务级建模方法而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。
Intel Quartus Prime是一种可程式逻辑装置电子设计自动化开发软件。原本是Altera公司推出的Altera Quartus Prime，与更早之前的Altera Quartus II。
它可以识别电路的Verilog或VHDL高级硬件描述语言表述，或读取指定格式的线路图；进而完成逻辑仿真、功能验证、逻辑综合等任务，对器件的进行编程，即将设计项目转换到实际的硬件。该软件提供了数字电路的可视化设计以及向量波形的电子电路仿真等功能。
功能验证，是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台，通过指定测试向量来检验被测模块在各种输入情况下，检验对应的输出是符合要求。但是，在更大型集成电路设计项目中，该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中，硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势，它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式，功能验证还可以通过形式等效性检查、断言等方式来进行，达到更高的功能覆盖率。
硬件验证语言是一种用硬件描述语言编写、用于电子电路设计功能验证的编程语言。硬件验证语言通常具有类似C++或Java这样高级语言的特点，同时又提供硬件描述语言那样的位运算功能。许多硬件验证语言能够生成带约束的随机激励，并提供了功能覆盖结构，来辅助设计人员进行复杂的硬件验证。
逻辑仿真，或称逻辑模拟，是对硬件描述语言所定义数字电路行为的预测与检验，通常可以利用计算机模拟实现。逻辑仿真可以在具有不同物理抽象层次下进行，例如晶体管级、逻辑门级、寄存器传输级和行为级。其基本原理是使用计算机软件模拟一个激励信号，然后观察所设计电路的响应行为。
Verilog-AMS是Verilog硬件描述语言的一个衍生。它包含了模拟电路和混合讯号积体电路扩展模块，以实现对于模拟电路和混合信号系统行为的描述。它扩展了Verilog、SystemVerilog等的事件驱动电子电路仿真的回路，通过使用一个连续时间仿真器，可以在模拟域上求解微分方程。模拟事件可以触发数字行为，反之亦可。
Xilinx ISE 是一款由 赛灵思 开发的用于合成和分析 硬件描述语言 设计的软件工具。开发者可以使用 Xilinx ISE 逻辑综合自己的设计、执行静态时序分析、检查寄存器传输级图、仿真不同激励下的设计的响应，并使用烧录器配置目标设备。
Mini wiki
